Parallelisierung ereignisgetriebener Simulationsverfahren auf Mehrprozessorsystemen mit verteiltem Speicher

Ziel dieser Arbeit ist es, einen objektiven Vergleich unterschiedlicher Ansätze zur Parallelisierung ereignisgetriebener Simulationsverfahren zu ermöglichen. In der Vergangenheit sind eine Reihe von Parallelisierungsansätzen für die ereignisgetriebene Simulation vorgeschlagen, auf verschiedene Simulationsprobleme angewandt und auf unterschiedlichen Mehrprozessorsystemen implementiert worden. Die Studien kommen aufgrund der unterschiedlichen Rahmenbedingungen zu sehr unterschiedlichen Ergebnissen, so dass sich daraus keine allgemeine Aussage darüber ableiten lässt, welche Parallelisierungsmethode unter welchen Voraussetzungen am erfolgversprechendsten ist. Eine vergleichende Beurteilung verschiedener Ansätze erfordert deshalb einheitliche Randbedingungen. Um eine über den Einzelfall hinaus bedeutsame Bewertung zu erlauben, sollten diese jedoch in einem möglichst weiten Rahmen variierbar sein. Aus praktischen Gründen ist es allerdings notwendig, einige Einschränkungen, insbesondere bezüglich der betrachteten Simulationsprobleme, zu machen. Diese Arbeit konzentriert sich daher auf die Untersuchung der digitalen Logiksimulation, die beim Entwurf hochintegrierter digitaler Systeme sehr hohe Anforderungen an die Rechenleistung stellt, so dass einer Leistungssteigerung durch Parallelisierung eine erhebliche praktische Bedeutung zukommt. Auf der Basis einer Klassifikation der in der Literatur beschriebenen Parallelisierungsmethoden wird eine Testumgebung entwickelt, die es erlaubt, unterschiedliche Verfahren unter kontrolliert veränderbaren Randbedingungen zu analysieren und miteinander zu vergleichen. Auf einen Logiksimulator, in dem die meisten der heute üblichen Modellierungstechniken realisiert sind, werden Parallelisierungsverfahren der wichtigsten Klassen angewandt. Damit wird ein Vergleich der unterschiedlichen Ansätze ermöglicht und zugleich die Grundlage für die Realisierung und Analyse weiterer Parallelisierungsverfahren geschaffen. Durch Untersuchungen an den implementierten Parallelisierungsverfahren wird die Einsetzbarkeit der Testumgebung demonstriert. Ihre Erweiterbarkeit konnte durchdie Integration eines weiteren Verfahrens auf der Basis dieser Implementierungen gezeigt werden. Anders als in den bisherigen Arbeiten erfolgt die Parallelisierung unter Verwendung eines maschinen-unabhängigen Programmiermodells. Als Zielarchitekturen werden in erster Linie Mehrprozessorsysteme mit verteilten Betriebmitteln betrachtet; die Testumgebung ist aber nicht auf diese Architekturen beschränkt.